【와티비커뮤니티-WATVcommunity】 보증업체놀이터추천홍보 : 프로그램제작판매제작의뢰 : 스포츠분석 : 무료스포츠중계tv : 섹시bj움짤 : 스포츠뉴스 : 안구정화 놀이터홍보 놀이터후기공유 피해사례공유

로그인

채팅

글쓰기

[실시간뉴스]인텔 "ASML 차세대 EUV 장비 선점...'인텔 14A' 내년부터 연구"

온카뱅크관리자

2024-04-18 23:11:28

<div id="layerTranslateNotice" style="display:none;"></div> "선폭 10nm급 고개구율 EUV, 향후 수 년간 활용... 내년부터 차질없이 준비" 
 <div class="article_view" data-translation-body="true" data-tiara-layer="article_body" data-tiara-action-name="본문이미지확대_클릭"> 
 <section dmcf-sid="q6TVOu6FpC">
 (지디넷코리아=권봉석 기자)인텔이 2027년 경 투입될 1.4나노급 '인텔 14A' 공정의 핵심인 고개구율(High-NA) EUV(극자외선) 기술 준비 상황을 공개했다.
 인텔은 2022년 1분기 네덜란드 ASML과 고개구율 EUV 장비 도입 계약을 맺고 지난 해 말 미국 오레곤 주 힐스보로 D1X 팹(반도체 제조시설)에 ASML '트윈스캔 EXE:5000' 노광장비를 인도받았다.
 <figure class="figure_frm origin_fig" dmcf-pid="K2CBDF2Xps" dmcf-ptype="figure">
 <img alt="미국 오레곤 주 힐스보로 소재 인텔 시설에 반입된 ASML 고개구율 EUV 장비 '트윈스캔 EXE:5000'. (사진=인텔)" class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202404/18/ZDNetKorea/20240418230028259mppk.jpg" data-org-width="640" dmcf-mid="HtZTPmGk71" dmcf-mtype="image" height="auto" src="https://img3.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202404/18/ZDNetKorea/20240418230028259mppk.jpg" width="658">
 <figcaption class="txt_caption default_figure">
 미국 오레곤 주 힐스보로 소재 인텔 시설에 반입된 ASML 고개구율 EUV 장비 '트윈스캔 EXE:5000'. (사진=인텔)
 </figcaption>
 </figure>
 또 D1X 팹에는 최대 30톤(약 6만5천 파운드)을 운반할 수 있는 엘리베이터를 포함한 지원 시설인 MSB2 건설도 진행중이다.
 트윈스캔 EXE:5000은 대당 가격이 3억 8천만 달러(약 5천239억원)이며 2나노급 이하 최선단 반도체 공정 개발과 구현에 꼭 필요한 장비로 평가받는다. 인텔을 비롯해 삼성전자, 대만 TSMC 등 주요 파운드리 업체가 확보에 사활을 걸고 있다.
 전세계 매체 대상으로 진행된 사전 브리핑에서 마크 필립스(Mark Phillips) 인텔 펠로우는 "고개구율 EUV 공정은 향후 수 세대 간 지속될 것이며 ASML에서 받은 장비를 바탕으로 내년부터 본격 연구에 들어갈 것"이라고 설명했다.
 ■ "인텔, 고개구율 EUV 지연 우려해 한 발 앞서 나간다"
 마크 필립스 인텔 펠로우는 "EUV(극자외선)는 과거 '저에너지 X선(Soft X-ray)'이라고 불리던 빛의 파장(13.5nm)을 설명하기 위해 만들어진 용어이며 해당 기술은 항상 '차세대'에 머물렀다. 실제로 구현되기까지는 20년 이상이 걸렸다"고 설명했다.
 <figure class="figure_frm origin_fig" dmcf-pid="8apnZPaVuk" dmcf-ptype="figure">
 <img alt="1985-2024 반도체 식각 공정 연혁. (사진=인텔)" class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202404/18/ZDNetKorea/20240418230029942bmsx.jpg" data-org-width="640" dmcf-mid="3F9uAZBW0W" dmcf-mtype="image" height="auto" src="https://img3.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202404/18/ZDNetKorea/20240418230029942bmsx.jpg" width="658">
 <figcaption class="txt_caption default_figure">
 1985-2024 반도체 식각 공정 연혁. (사진=인텔)
 </figcaption>
 </figure>
 네덜란드 ASML은 2006년 개구율 0.25, 해상도 32나노미터급인 '알파 데모 툴'을 처음 공개했지만 이는 기술 검증이나 연구용이었다. EUV 장비가 상용 제품에 투입된 것은 2013년 개구율 0.33, 구현 해상도 22나노미터급인 트윈스캔 NXE-3300B를 출시하면서부터다.
 <figure class="figure_frm origin_fig" dmcf-pid="PDbApJDxFA" dmcf-ptype="figure">
 <img alt="ASML 트윈스캔 노광장비 출시 연혁. (사진=ASML코리아)" class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202404/18/ZDNetKorea/20240418230031176qvcv.jpg" data-org-width="595" dmcf-mid="0yicUiwMFy" dmcf-mtype="image" height="auto" src="https://img3.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202404/18/ZDNetKorea/20240418230031176qvcv.jpg" width="658">
 <figcaption class="txt_caption default_figure">
 ASML 트윈스캔 노광장비 출시 연혁. (사진=ASML코리아)
 </figcaption>
 </figure>
 마크 필립스 인텔 펠로우는 "인텔은 EUV 공정의 성숙을 기다리는 동안 DUV(심자외선)를 이용해 여러 패턴을 웨이퍼에 반복해 새기는 멀티 패터닝 기술로 격차를 메워야했다. 하지만 길고 복잡한 생산 공정, 레이어 장수 등으로 문제가 생겼다"고 설명했다.
 이어 "인텔이 개구율 0.55, 반도체 선폭 10nm급인 고개구율 EUV에 한 발 앞서 나가는 이유 역시 실제 구현 과정에서 지연 등 변수가 생길 수 있다는 전망 때문"이라고 덧붙였다.
 ■ ASML 두 번째 고개구율 EUV 장비도 또 인텔로 갔나
 ASML은 지난 2월 "네덜란드 벨트호벤에서 글로벌 반도체 연구소 '아이멕'(Imec)과 공동 운영하는 고개구율 EUV 연구소에서 첫 광원 점등에 성공했으며 10나노 선폭 인쇄에 성공했다"고 밝힌 바 있다.
 <figure class="figure_frm origin_fig" dmcf-pid="YKOzk1KGFo" dmcf-ptype="figure">
 <img alt="아이멕과 ASML이 공동 운영하는 네덜란드 벨트호벤 소재 연구소에 설치된 트윈스캔:EXE 5000. (사진=ASML)" class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202404/18/ZDNetKorea/20240418230032611wjcp.jpg" data-org-width="640" dmcf-mid="pMSZJSFO7T" dmcf-mtype="image" height="auto" src="https://img3.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202404/18/ZDNetKorea/20240418230032611wjcp.jpg" width="658">
 <figcaption class="txt_caption default_figure">
 아이멕과 ASML이 공동 운영하는 네덜란드 벨트호벤 소재 연구소에 설치된 트윈스캔:EXE 5000. (사진=ASML)
 </figcaption>
 </figure>
 이어 지난 17일(네덜란드 현지시간) 1분기 실적발표에서 "고개구율 EUV 두 번째 노광장비를 고객사에 공급했다"고 밝힌 바 있다. 당시 이 '고객사'로 삼성전자나 대만 TSMC 등이 거론됐다.
 그러나 두 번째 장비를 공급받은 업체 역시 인텔일 가능성이 크다. 마크 필립스 인텔 펠로우는 "ASML이 두 번째 광원 모듈 세트를 인텔에 배송했으며 ASML의 첫 광원 점등 성공 이후 몇 주만에 시스템 통합에 성공했다"고 밝혔다.
 <figure class="figure_frm origin_fig" dmcf-pid="XwKcUiwMzi" dmcf-ptype="figure">
 <img alt="인텔은 지난 1월 미국 오레곤 주 소재 반도체 생산시설에 ASML 고개구율 EUV 노광장비 '트윈스캔 5000' 반입을 마쳤다. (사진=인텔)" class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202404/18/ZDNetKorea/20240418230034081omre.jpg" data-org-width="640" dmcf-mid="UPicUiwMpv" dmcf-mtype="image" height="auto" src="https://img3.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202404/18/ZDNetKorea/20240418230034081omre.jpg" width="658">
 <figcaption class="txt_caption default_figure">
 인텔은 지난 1월 미국 오레곤 주 소재 반도체 생산시설에 ASML 고개구율 EUV 노광장비 '트윈스캔 5000' 반입을 마쳤다. (사진=인텔)
 </figcaption>
 </figure>
 익명을 요구한 반도체 업계 관계자는 "ASML은 인텔 이외에도 삼성전자나 대만 TSMC 등 고객사를 가지고 있어 두 번째 장비까지 인텔이 확보했다고 공개적으로 밝히는 것은 부담이 컸을 것"이라고 설명했다.
 인텔과 ASML은 해당 장비 인도/인수 여부 관련 지디넷코리아 질의에 답변하지 않았다.
 ■ 2025년부터 인텔 14A 공정 본격 연구 착수
 인텔은 장비 도입과 설정이 끝나는 2025년부터 인텔 14A 공정을 본격적으로 연구할 예정이다. 지난 2월 '인텔 파운드리 다이렉트 커넥트' 행사에서 공개된 바에 따르면 공정 안착 여부를 위한 평가 과정인 리스크 생산은 빠르면 2026년 말부터 시작 예정이다.
 <figure class="figure_frm origin_fig" dmcf-pid="Fh6sKjhL0M" dmcf-ptype="figure">
 <img alt="인텔은 고개구율(High-NA) EUV를 적용한 인텔 14A 공정을 오는 2027년 적용 예정이다. (사진=인텔)" class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202404/18/ZDNetKorea/20240418230034323fkck.jpg" data-org-width="640" dmcf-mid="uUdj0dEQuS" dmcf-mtype="image" height="auto" src="https://img1.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202404/18/ZDNetKorea/20240418230034323fkck.jpg" width="658">
 <figcaption class="txt_caption default_figure">
 인텔은 고개구율(High-NA) EUV를 적용한 인텔 14A 공정을 오는 2027년 적용 예정이다. (사진=인텔)
 </figcaption>
 </figure>
 인텔 오레곤 팹은 인텔이 미국 캘리포니아 지역을 벗어나 1976년 세운 첫 시설이며 핵심 제품 생산에 필요한 공정과 기술을 선행 연구하는 역할을 담당한다. 이 곳에서 만들어진 방법론이 전 세계 인텔 팹에 그대로 복제된다.
 <figure class="figure_frm origin_fig" dmcf-pid="0w9kunrRuQ" dmcf-ptype="figure">
 <img alt="인텔이 지난 2월 '파운드리 다이렉트 커넥트' 행사에서 공개한 각 공정별 웨이퍼 생산 역량. (사진=Tom's Hardware)" class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202404/18/ZDNetKorea/20240418230035655bhrq.jpg" data-org-width="640" dmcf-mid="7WzaFRc6Ul" dmcf-mtype="image" height="auto" src="https://img2.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202404/18/ZDNetKorea/20240418230035655bhrq.jpg" width="658">
 <figcaption class="txt_caption default_figure">
 인텔이 지난 2월 '파운드리 다이렉트 커넥트' 행사에서 공개한 각 공정별 웨이퍼 생산 역량. (사진=Tom's Hardware)
 </figcaption>
 </figure>
 마크 필립스 인텔 펠로우는 "현재 선단 공정은 EUV를 이용하지만 핵심 층 이외에는 여전히 구세대 기술을 쓴다. 또 고개구율 EUV는 한 세대가 아니라 최소 3세대 이상 지속될 기술이다. 개구율 0.33 이하인 기존 EUV 공정도 점차 대체할 것"이라고 전망했다.
 권봉석 기자(bskwon@zdnet.co.kr)
 </section> 
 </div> 
 Copyright © 지디넷코리아. 무단전재 및 재배포 금지.

'나솔사계' 15기 현숙 "6기 영수와 이미 맞팔..가끔 DM 보내 와" 늦둥이가 부의 상징? '77세' 김용건 "돈 없으면 애 못 낳아" ('꽃중년') [종합]

댓글 총 0개

업체홍보/구인 더보기

놀이터홍보 더보기

지식/노하우 더보기

판매의뢰 더보기

포토 더보기